IP bộ nhớ LPDDR6/5X đầu tiên từ Cadence – Bước tiến cho AI và di động

• PHY (Physical Layer): Đảm nhiệm giao tiếp vật lý với chip bộ nhớ, sử dụng các kỹ thuật như cân bằng phản hồi động (DFE), cân bằng tiến (FFE) và cân bằng tuyến tính thời gian liên tục (CTLE) để duy trì tính toàn vẹn tín hiệu ở tốc độ cao.
• Bộ điều khiển (controller): Quản lý các hoạt động bộ nhớ, hỗ trợ giao diện Arm AMBA AXI, mang lại tính linh hoạt trong các tính năng, công suất, diện tích và hiệu năng.

Giải pháp này hỗ trợ cả chuẩn LPDDR6 và LPDDR5X, bao gồm LPDDR5X CAMM2, mang lại sự linh hoạt tối ưu cho các nhà thiết kế. Nó có thể tích hợp vào các SoC monolithic truyền thống hoặc các hệ thống multi-die thông qua framework chiplet của Cadence, cho phép tích hợp chiplet không đồng nhất. Framework chiplet này đã được kiếm chứng qua các tapeout thành công vào năm 2024 với thế hệ LPDDR trước đó.

IP của Cadence được tùy chỉnh cho các cấu trúc liên kết và hệ thống khác nhau, cung cấp macro cứng (hardened macro) dễ tích hợp, giúp rút ngắn thời gian đưa sản phẩm ra thị trường. Ngoài ra, Cadence cung cấp mô hình bộ nhớ LPDDR6 với các kiểm tra giao thức, độ bao phủ chức năng và kế hoạch xác thực, hỗ trợ các nhà thiết kế trong việc đảm bảo tính tương thích và hiệu năng.

Cải tiến kỹ thuật

Với tốc độ dữ liệu 14.4 Gbps, LPDDR6 cung cấp băng thông lên đến khoảng 57.6 GBps (tùy thuộc vào cấu hình kênh), so với 42.8 GBps của LPDDR5X và 25.6 GBps của LPDDR5. Điều này đặc biệt quan trọng cho các ứng dụng AI, nơi băng thông bộ nhớ thường là nút thắt cổ chai, đặc biệt với các mô hình ngôn ngữ lớn (LLM) và AI agentic.

LPDDR6 cải thiện hiệu quả năng lượng bằng cách giảm điện áp nhân cùng với các chế độ hiệu quả tĩnh và động. Tính năng DVFSL cho phép giảm điện áp trong các tác vụ nhẹ, trong khi chế độ tự làm mới 1 phần (partial self-refresh) giảm tiêu thụ điện ở trạng thái chờ. Những cải tiến này giúp kéo dài thời lượng pin cho thiết bị di động và giảm chi phí vận hành cho trung tâm dữ liệu.

Việc hỗ trợ framework chiplet của Cadence cho phép tích hợp các thành phần từ nhiều công nghệ khác nhau, tạo ra các thiết kế linh hoạt và có thể mở rộng. Khía cạnh này rất phù hợp với xu hướng chuyển đổi sang kiến trúc tính toán module, giúp giảm chi phí và thời gian phát triển sản phẩm.

Ảnh hưởng ra sao tới thị trường?

Việc Cadence ra mắt IP bộ nhớ LPDDR6/5X có những tác động nhất định tới ngành công nghiệp bán dẫn. IP này cho phép các công ty như Qualcomm, MediaTek hay Samsung phát triển các SoC hỗ trợ LPDDR6, dẫn đến các thiết bị có hiệu năng cao hơn và tiết kiệm năng lượng hơn. Bên cạnh đó, các thiết bị di động sẽ hỗ trợ các tính năng tiên tiến như thực tế ảo (VR), thực tế tăng cường (AR) và game đồ họa nặng, trong khi các ứng dụng AI sẽ xử lý các mô hình phức tạp hơn với độ trễ thấp.

Là công ty đầu tiên cung cấp IP LPDDR6, Cadence có lợi thế cạnh tranh trước các đối thủ như Synopsys và Rambus, vốn hiện chỉ cung cấp IP cho LPDDR5X. Điều này có tác dụng thúc đẩy đối thủ đẩy nhanh quá trình phát triển giải pháp LPDDR6. Ngoài ra, khi các SoC hỗ trợ LPDDR6 được triển khai, các nhà sản xuất bộ nhớ như Micron, Samsung và SK Hynix sẽ tăng cường sản xuất chip DRAM LPDDR6, dẫn đến giảm chi phí, tăng khả năng tiếp cận thị trường rộng hơn.

LPDDR6 dự kiến sẽ trở thành tiêu chuẩn cho các thiết bị di động và AI trong vài năm tới, tương tự như cách LPDDR5 hiện đang thống trị các smartphone cao cấp. Sự hỗ trợ từ các công ty lớn như Cadence, Qualcomm, Samsung, Micron và SK Hynix đảm bảo việc áp dụng nhanh chóng. Theo JEDEC, các module sản xuất hàng loạt dự kiến sẽ có mặt vào cuối năm 2025 hoặc đầu năm 2026.